Описание работы:
1. Ответственность за выбор решений для цифровых логических устройств, оценку программных и аппаратных ресурсов, производительности и инструментов разработки;
2. Ответственность за архитектуру чипа FPGA/ASIC/SOC, проектирование решений и проектирование программного/аппаратного интерфейса продукта;
3. Ответственность за проектирование RTL и верификацию ключевых логических модулей в продукте;
4. Ответственность за общую архитектуру платформы и реализацию в области цифровой логической технологии;
5. Ответственность за системную интеграцию, технические прорывы, локализацию проблем и т.д. продукта.
Требования к кандидатам:
1. Более 3 лет опыта разработки FPGA/ASIC, с участием как минимум в одном крупномасштабном проекте проектирования чипов FPGA и коммерческих приложениях;
2. Знакомство со структурами чипов, средами разработки и инструментами отладки моделирования от таких компаний, как Altera/Xilinx/Lattice;
3. Владение как минимум одним языком HDL в Verilog/HDL/SystemVerilog;
4. Владение методами временных ограничений, временного анализа и временной оптимизации;
5. Опыт разработки высокоскоростных интерфейсов FPGA;
6. Знакомство с методами и реализацией цифровой обработки сигналов на основе FPGA;
7. Желательно знакомство с разработчиками программного обеспечения и оборудования на основе FPGA SOC.
6. Приоритет отдается тем, кто разрабатывал датчики, лазерные дальномеры, TDC и серводвигатели;